2019年度 先端コンピュータアーキテクチャ   Advanced Computer Architecture

文字サイズ 

アップデートお知らせメールへ登録 お気に入り講義リストに追加
開講元
情報工学コース
担当教員名
吉瀬 謙二 
授業形態
講義
曜日・時限(講義室)
月5-6(W936)  木5-6(W936)  
クラス
-
科目コード
CSC.T433
単位数
2
開講年度
2019年度
開講クォーター
4Q
シラバス更新日
2019年4月1日
講義資料更新日
-
使用言語
英語
アクセスランキング

講義の概要とねらい

本講義のねらいは,パソコン、パーソナルモバイルデバイス、組込みシステムなどの計算機のダウンサイジング、パーソナル化、高性能化、省電力化に大きな役割を果たしているマイクロプロセッサを中心に計算機アーキテクチャ(コンピュータアーキテクチャ)の動向と先端技術を身につけることです。
本講義では、まず,計算機アーキテクチャの重要な概念を示すとともに、命令セットアーキテクチャからアウトオブオーダ実行のスーパースカラプロセッサが命令レベル並列性を抽出する仕組みまでを学びます。続いて、マルチプロセッサアーキテクチャ、マルチプロセッサやマルチコアプロセッサにおいてスレッドレベル並列性を活用する仕組みを学びます。

到達目標

本講義を履修することによって、以下の項目を習得します。
(1) 今日の高性能計算機を構成する基本原則
(2) 高性能マイクロプロセッサが採用する命令レベル並列性を抽出する仕組み
(3) マルチプロセッサおよびマルチコアプロセッサがスレッドレベル並列性を活用する方式
(4) ソフトウェアとハードウェアの新しい相互関係

キーワード

コンピュータアーキテクチャ,プロセッサ,組込みシステム,マルチプロセッサ,マルチコアプロセッサ

学生が身につける力

国際的教養力 コミュニケーション力 専門力 課題設定力 実践力または解決力
- - - -

授業の進め方

各回の授業内容をよく読み,予習・復習を行って下さい.

授業計画・課題

  授業計画 課題
第1回 計算機システムの設計と解析 計算機システムの設計と解析の基礎を理解すること。
第2回 命令セットアーキテクチャ 命令セットアーキテクチャの具体例を理解すること。
第3回 記憶階層 記憶階層の仕組み理解すること。
第4回 パイプライン処理 パイプラインの概念と仕組み理解すること。
第5回 命令レベル並列性: 概念と要求 命令レベル並列性の概念と要求を理解すること。
第6回 命令レベル並列性: 命令フェッチ、分岐予測 命令レベル並列性を抽出するための命令フェッチ、分岐予測の仕組みを理解すること。
第7回 命令レベル並列性: 先進的な分岐予測 命令レベル並列性を抽出するための先進的な分岐予測の仕組みを理解すること。
第8回 命令レベル並列性: 動的スケジューリング 命令レベル並列性を抽出するための動的スケジューリングを理解すること。
第9回 命令レベル並列性: 多重命令発行と投機処理 命令レベル並列性を抽出するための多重命令発行と投機処理を理解すること。
第10回 命令レベル並列性: アウトオブオーダ実行、マルチスレッディング 命令レベル並列性を抽出するためのアウトオブオーダ実行とマルチスレッディングを理解すること。
第11回 マルチプロセッサ: 分散メモリ型アーキテクチャ、共有メモリ型アーキテクチャ マルチプロセッサの分散メモリ型アーキテクチャと共有メモリ型アーキテクチャを理解すること。
第12回 スレッドレベル並列性: コヒーレンス制御、同期 スレッドレベル並列性のためのコヒーレンス制御と同期を理解すること。
第13回 スレッドレベル並列性: メモリコンシステンシモデル スレッドレベル並列性のためのメモリコンシステンシモデルを理解すること。
第14回 スレッドレベル並列性: 相互結合ネットワーク スレッドレベル並列性のための相互結合ネットワークを理解すること。
第15回 スレッドレベル並列性: メニーコア、NoC スレッドレベル並列性のためのメニーコアとNoCを理解すること。

教科書

John L. Hennessy、 David A. Patterson 著、中條拓伯、天野英晴、鈴木貢 監訳、吉瀬謙二、佐藤寿倫 訳 『コンピュータアーキテクチャ 定量的アプローチ第5版』 翔泳社、2014

参考書、講義資料等

William James Dally, Brian Patrick Towles 著 『Principles and Practices of Interconnection Networks』 Morgan Kaufman Publishers Inc., 2004.

成績評価の基準及び方法

命令レベル並列性、マルチプロセッサ、スレッドレベル並列性を活用するアーキテクチャ技術の理解度を評価します。
中間レポート(40%)、期末レポート(60%)で成績を評価します。

関連する科目

  • CSC.T363 : コンピュータアーキテクチャ
  • CSC.T341 : コンピュータ論理設計

履修の条件(知識・技能・履修済科目等)

履修条件は特に設けないが,関連する科目を履修していることが望ましい。

連絡先(メール、電話番号)    ※”[at]”を”@”(半角)に変換してください。

吉瀬謙二: kise[at]c.titech.ac.jp, 03-5734-3698

オフィスアワー

メールで事前予約すること.

このページのトップへ