2018年度 | 並列・再構成VLSI計算論

2018年度　並列・再構成VLSI計算論 Parallel and Reconfigurable VLSI Computing

文字サイズ小中大

開講元: 情報通信コース

担当教員名: 中原啓貴

授業形態: 講義

メディア利用科目

曜日・時限(講義室): 火5-6(S323) 金5-6(S323)

クラス: -

科目コード: ICT.I425

単位数: 2

開講年度: 2018年度

開講クォーター: 2Q

シラバス更新日: 2018年4月18日

講義資料更新日: 2018年7月31日

使用言語: 英語

アクセスランキング

講義

第1回　FPGA Introduction

2018年06月12日(火) 5-6時限開講

Supplementary document(2082KB)

講義

第2回　Hardware Preliminary

2018年06月15日(金) 5-6時限開講

Supplementary document(1157KB)

講義

第3回　　

2018年06月19日(火) 5-6時限開講

講義

第4回　　

2018年06月22日(金) 5-6時限開講

講義

第5回　Walk Through FPGA Design

2018年06月26日(火) 5-6時限開講

Supplementary document(3587KB)

講義

第6回　FPGA Architecture

2018年06月29日(金) 5-6時限開講

Supplementary document(2498KB)

講義

第7回　RTL Design

2018年07月03日(火) 5-6時限開講

Supplementary document(4462KB)

講義

第8回　FPGA Synthesis Flow

2018年07月06日(金) 5-6時限開講

Supplementary document(1736KB)

講義

第9回　Practical RTL Design

2018年07月10日(火) 5-6時限開講

Supplementary document(3148KB)

講義

第10回　RTL Design: Tiny Processor

2018年07月13日(金) 5-6時限開講

Supplementary document(1426KB)

講義

第11回　High‐Level Synthesis (HLS) Design: Introduction

2018年07月17日(火) 5-6時限開講

Supplementary document(1649KB)

講義

第12回　HLS Optimizations

2018年07月20日(金) 5-6時限開講

Supplementary document(1084KB)

講義

第13回　Practical HLS Design

2018年07月24日(火) 5-6時限開講

Supplementary document(817KB)

講義

第14回　Complexity of Logic Functions, and its Decomposition: Synthesis for an FPGA

2018年07月27日(金) 5-6時限開講

Supplementary document(3980KB)

講義

第15回　Deep Neural Network on an FPGA

2018年07月31日(火) 5-6時限開講

Supplementary document(6852KB)

講義

第16回　　

2018年08月03日(金) 5-6時限開講

PDFファイルをご覧になるには、AdobeSystem社のプラグインソフトとして「Adobe Reader」が必要です。
お持ちでない方はこちらからダウンロード（無料）してご利用ください。

国立大学法人 東京工業大学

2018年度 並列・再構成VLSI計算論 Parallel and Reconfigurable VLSI Computing

第1回 FPGA Introduction

第2回 Hardware Preliminary

第3回

第4回

第5回 Walk Through FPGA Design

第6回 FPGA Architecture

第7回 RTL Design

第8回 FPGA Synthesis Flow

第9回 Practical RTL Design

第10回 RTL Design: Tiny Processor

第11回 High‐Level Synthesis (HLS) Design: Introduction

第12回 HLS Optimizations

第13回 Practical HLS Design

第14回 Complexity of Logic Functions, and its Decomposition: Synthesis for an FPGA

第15回 Deep Neural Network on an FPGA

第16回

国立大学法人東京工業大学

2018年度　並列・再構成VLSI計算論 Parallel and Reconfigurable VLSI Computing

第1回　FPGA Introduction

第2回　Hardware Preliminary

第3回　　

第4回　　

第5回　Walk Through FPGA Design

第6回　FPGA Architecture

第7回　RTL Design

第8回　FPGA Synthesis Flow

第9回　Practical RTL Design

第10回　RTL Design: Tiny Processor

第11回　High‐Level Synthesis (HLS) Design: Introduction

第12回　HLS Optimizations

第13回　Practical HLS Design

第14回　Complexity of Logic Functions, and its Decomposition: Synthesis for an FPGA

第15回　Deep Neural Network on an FPGA

第16回　　