計算機のソフトウエア構成(命令セット、アセンブリ言語)とハードウエア構成(メモリ、レジスタ、演算回路、バス)の設計手法について講義する
計算機のソフトウエアとハードウエアの全体構成を理解すること
命令セットとアセンブリ言語プログラミング手法を修得すること
レジスタ転送記述による計算機ハードウエアの動作モデリング手法を修得すること
計算機ハードウエアの論理回路設計手法を修得すること
計算機、論理回路、ソフトウエア、ハードウエア、アセンブリ言語、レジスタ転送記述、命令実行制御
✔ 専門力 | 教養力 | コミュニケーション力 | ✔ 展開力(探究力又は設定力) | ✔ 展開力(実践力又は解決力) |
計算機論理設計において必要となるソフトウエア構成(命令セット、アセンブリ言語)とハードウエア構成(論理回路、レジスタ転送記述、演算原理)を解説しながら講義を進める。
授業計画 | 課題 | |
---|---|---|
第1回 | 計算機構成概要:ソフトウエア構成(命令セット・アセンブリ言語)とハードウエア構成(メモリ、レジスタ、演算回路、バス) | 計算機構成全体を理解する |
第2回 | データ表現と演算回路:2進データ、2の補数、加減算論理回路構成 | 論理回路による演算原理を理解する |
第3回 | 命令セット:命令表現形式、メモリアドレッシング、アセンブリ言語、機械語 | 命令セットの構成要素を理解する |
第4回 | アセンブリ言語プログラミング1:加減算、算術・論理シフト、乗算 | アセンブリプログラムを理解する |
第5回 | アセンブリ言語プログラミング2:ループ制御、間接アドレス、サブルーチン | |
第6回 | 計算機論理設計方法論:命令実行フローのレジスタ転送記述、制御論理回路設計、演算回路設計 | 計算機設計全体のフローを理解する |
第7回 | 命令実行フロー1:命令フェッチサイクル、命令実行サイクル | 命令実行フローを理解する |
第8回 | 命令実行フロー2:入出力装置と割込処理、割込サイクル | |
第9回 | 命令実行制御論理1:順序回路の状態表現方法(タイミング情報と命令情報の論理変数表現) | 命令実行制御論理構造を理解する |
第10回 | 命令実行制御論理2:バス制御、メモリ制御、レジスタ制御 | |
第11回 | プロセッサの論理設計1:同期式回路設計、レジスタ、カウンタ、シフタ | レジスタの回路設計を理解する |
第12回 | プロセッサの論理設計2:算術論理演算回路、状態レジスタ | 演算回路設計を理解する |
第13回 | プロセッサの論理設計3:メモリ回路、計算機全体設計 | メモリ回路を理解し、計算機設計全体のフローを再確認する |
第14回 | ハードウエア記述言語1:モジュール、ポート、信号、階層表現 | ハードウエア記述言語の構文を理解する |
第15回 | ハードウエア記述言語2:組合せ回路記述、順序回路記述 |
未定
未定
試験で成績を評価する
論理回路設計を履修していることが望ましい