- 開講元
- 電気電子コース
- 担当教員名
- 角嶋 邦之
- 授業形態
- 講義
- メディア利用科目
- 曜日・時限(講義室)
- 金5-6(S223)
- クラス
- -
- 科目コード
- EEE.F452
- 単位数
- 1
- 開講年度
- 2017年度
- 開講クォーター
- 2Q
- シラバス更新日
- 2017年3月21日
- 講義資料更新日
- 2017年7月27日
- 使用言語
- 日本語
- アクセスランキング
-
media
講義の概要とねらい
集積回路の高性能化の原動力となった、MOSトランジスタの微細化スケーリング則を理解し、10nm級まで微細化されたMOSトランジスタの課題をまとめる。この課題を解決する手法として立体構造、および高移動度チャネルのMOSデバイスの有効性を理解する。また、超低消費電力のMOSトランジスタとして検討されている新構造を俯瞰する。一方、MOSデバイスの重要な応用であるメモリデバイスおよび撮像デバイスについて理解する。
到達目標
集積回路の性能向上はMOSデバイスの微細化によってなされていますが、微細化限界を打破する新しい技術が継続的に導入されています。本講義では先端MOSデバイスのスケーリング則を基に新構造、新材料導入による高性能化について学びます。その後、新原理に基づくMOSデバイスの可能性について議論し、その利点と欠点について把握していきます。また、先端微細メモリ、先端イメージセンサについて理解します。以上の内容より、限界性能の予測に基づき次世代技術として候補となるデバイスを考察していきます。
キーワード
MOSデバイス、スケーリング則、低消費電力デバイス
学生が身につける力(ディグリー・ポリシー)
| ✔ 専門力 | 教養力 | コミュニケーション力 | 展開力(探究力又は設定力) | 展開力(実践力又は解決力) |
授業の進め方
資料配付による講義を中心に授業を進め、毎回授業終了前にレポートを課し、理解度をチェックする。
授業計画・課題
| 授業計画 | 課題 | |
|---|---|---|
| 第1回 | 微細MOSデバイスとスケーリング則 | 微細化とスケーリング則を理解できる |
| 第2回 | 微細MOSデバイスとその課題 | MOSデバイスの短チャネル効果とDIBLの原理を理解できる |
| 第3回 | 微細MOSデバイス(1): 立体構造 | SOIからFinFETやnanowire FETなどの立体構造への進展が理解できる |
| 第4回 | 微細MOSデバイス(2):高移動度チャネル | III-Vデバイス性能とその課題である界面準位を理解できる |
| 第5回 | 新原理に基づくMOSデバイス | トンネル効果や負性容量を利用したデバイスの動作原理と利点を理解できる |
| 第6回 | 微細メモリデバイス(1)：SRAMおよびDRAM | 揮発性メモリ（SRAM、DRAM）を理解できる |
| 第7回 | 微細メモリデバイス(2): flashおよびReRAM | 不揮発性（フラッシュ、抵抗変化メモリ）を理解できる |
| 第8回 | CMOSイメージセンサ | CCD、およびCMOSイメージャの原理を理解できる |
教科書
Y. Taur, T. H. Ning, "Fundamentals of Modern VLSI Devices", Cambridge University Press, ISBN 978-0-521-83294-6
参考書、講義資料等
講義時に配付
成績評価の基準及び方法
レポート課題を元に評価する。
関連する科目
- EEE.C441 ： VLSI工学第一
履修の条件(知識・技能・履修済科目等)
MOSデバイスの最低限の動作を理解していること。
連絡先（メール、電話番号） ※”[at]”を”@”(半角)に変換してください。
kakushima.k.aa[at]m.titech.ac.jp 045-924-5847
