半導体デバイスの高速化および高集積化を可能にするための、微細デバイス作製のプロセス技術を紹介する。
まず横方向・縦方向の微細化が高速化および高集積化に必須であることを理解する。
次に、リソグラフィを中心に、プロセス技術の概要を学ぶ。さらに、拡散層、エッチングと酸化プロセス、成膜、配線の各プロセス技術について学ぶ。
【到達目標】電子回路を安価に・高速にした集積回路を作り出した半導体プロセスの概略を理解するとともに、さらなる高集積化・高速化にむけての指針を理解することを到達目標とする。MOSFETの基本知識からスケーリングに基づいた微細化には、どのような手法が使われているかをも理解する。
【テーマ】 微細化と電子デバイス、光露光、RET(Resolution enhancement technology)、ダブルパターンニング、電子ビーム露光、レジスト、EUV(極端紫外線)、NGL(次世代リソグラフィ)、不純物拡散、イオン注入、エッチング、酸化プロセス、High-k絶縁膜、コンタクト抵抗、配線、SOI(Silicon on Insulator)、TSV(Si貫通電極)
集積回路、CMOS、メモリ、リソグラフィ、拡散層、エッチング、酸化プロセス、成膜、配線
専門力 | 教養力 | コミュニケーション力 | ✔ 展開力(探究力又は設定力) | 展開力(実践力又は解決力) |
✔ ・電気電子分野の応用専門力 |
知識量が多いため、簡単な演習を適宜行う。また、理解度確認演習は資料持込可で行う。
授業計画 | 課題 | |
---|---|---|
第1回 | 半導体加工プロセスに要求される条件と光リソグラフィの基礎 | リソグラフィにおける解像度の計算 |
第2回 | 最先端光リソグラフィと電子ビーム露光 | リソグラフィにおける解像度と近接効果補正の評価 |
第3回 | MOSFETにおける短チャネル効果とスケーリング | 自己整合プロセスの説明 |
第4回 | ゲート絶縁膜とソース/ドレイン拡散層のスケーリング | コンタクト抵抗の抽出とSiO2膜厚計算 |
第5回 | スケーリングとテクノロジーブースター | 歪チャネル、高誘電率ゲート絶縁膜、SOI基板の説明 |
第6回 | 最先端メモリと集積化プロセス | 配線遅延の計算 |
第7回 | 理解度確認演習 |
学修効果を上げるため,教科書や配布資料等の該当箇所を参照し,「毎授業」授業内容に関する予習と復習(課題含む)をそれぞれ概ね100分を目安に行うこと。
特になし
随時OCW-iで配布する。
各半導体プロセスの理解を元に成績評価を行う。各演習30%および理解度確認演習70%で評価する。
特になし