2016年度 デジタル回路   Digital Electronic Circuits

文字サイズ 

アップデートお知らせメールへ登録 お気に入り講義リストに追加
開講元
電気電子系
担当教員名
間中 孝彰  田原 麻梨江 
授業形態
講義
曜日・時限(講義室)
月5-6(S222)  木5-6(S222)  
クラス
-
科目コード
EEE.C321
単位数
2
開講年度
2016年度
開講クォーター
1Q
シラバス更新日
2016年4月27日
講義資料更新日
2016年6月2日
使用言語
日本語
アクセスランキング

講義の概要とねらい

本講義では,デジタル回路の基礎を学ぶ。デジタル情報の表し方,論理代数とその簡略化手法,AND, OR, NOTなどの基本論理回路を説明し,選択回路や比較回路などの組み合わせ論理回路の基本を習得する。続いて,フリップフロップ,カウンタなどの順序回路を学び,加減算器や乗算器,ALUなどの演算回路,メモリとバス構成などを学ぶことで,コンピュータなど構成要素を理解する。
コンピュータなどの殆どの現代の電子機器はデジタル回路技術を用いて構成されている。デジタル回路の基礎を習得するとともに,演習を多く導入することで,学んだ知識を活用して,基本的なデジタル回路を設計できるようにした。また,ハードウエア記述言語とそれを用いた同期式回路設計法を併せて学ぶことで,回路設計などの応用へと繋げるように授業を組み立てた。

到達目標

本講義を履修することによって次の能力を修得する。
1)デジタル回路の基本である論理代数および基本ゲートの説明ができる。
2)ハードウェア記述言語を用いて簡単な論理回路を設計できる。
3)特定の動作を行う組合せ論理回路を設計できる。
4)特定の動作を行う順序回路を設計できる。
5)特定の動作を行う演算回路を設計できる。
6)メモリやバス構成などの説明ができる。

キーワード

デジタル回路,論理回路,論理代数,ハードウエア記述言語,組み合わせ論理回路,フリップフロップ,順序回路,加算器,同期式回路

学生が身につける力

国際的教養力 コミュニケーション力 専門力 課題設定力 実践力または解決力
- - -

授業の進め方

毎回講義の前半で,復習を兼ねて前回の演習問題の解答を解説します。講義の最後に,その日の教授内容に関する演習問題に取り組んでもらいます。各回の学習目標をよく読み,課題を予習・復習で行って下さい。

授業計画・課題

  授業計画 課題
第1回 デジタル情報 2進数の演算,デジタルとアナログ,パリティ
第2回 論理代数 ブール代数,ドモルガンの定理,式の簡単化
第3回 基本論理回路 各種ゲート,真理値表を理解
第4回 ハードウエア記述言語 ハードウエア記述言語の記述
第5回 組み合わせ論理回路1:排他的論理和,カルノー図 排他的論理和,選択回路,比較回路を理解
第6回 組み合わせ論理回路2:選択回路,比較回路,エンコーダ,デコーダ,パリティ回路,その他 選択回路,比較回路,エンコーダ,デコーダ,パリティ回路を理解
第7回 遅延時間と消費電力 デジタルICの特性を理解,伝搬遅延時間
第8回 これまでのまとめと理解度の確認 第1回から第7回までの理解度確認と到達度評価
第9回 フリップフロップ RSフリップフロップ,JKフリッププロップ,同期型と非同期型
第10回 順序回路1:レジスタ,シフトレジスタ,カウンタ シフトレジスタ,カウンタ回路を理解
第11回 順序回路2:順序回路の設計 n進カウンタを設計
第12回 演算回路1:基本演算回路(半加算器,全加算器),加算回路,減算回路 半加算器,全加算器,加減算回路を理解
第13回 演算回路2:乗除算回路,ALUなど アキュムレータ,ALUを理解
第14回 メモリとバス構成 メモリ回路,各種バスを理解
第15回 同期式回路設計 イネーブル付カウンタおよびレジスタの動作を理解

教科書

並木秀明 「デジタル回路とVerilog HDL」技術評論社

参考書、講義資料等

特になし

成績評価の基準及び方法

デジタル回路に関する理解および設計法に関する理解度を評価する。中間試験(50%)および期末試験(50%)で成績を評価する。

関連する科目

  • EEE.C331 : コンピュータアーキテクチャ(電気電子)

履修の条件(知識・技能・履修済科目等)

特になし

このページのトップへ