


第12回 MOSFET しきい値電圧

絶縁体を通る空乏層からの電気力線によるしきい値電圧分

さて、前回までで、 V_T が、直流特性をあらわすのにもっとも重要であることがわかった。ここで、この V_T がいかんして決まるかを示そう。

まず、第9回目の復習で理想フラットバンド状態での値を考えよう。絶縁体と半導体の界面に反転層を生じさせたところでしきい値となるので、バンドの曲がり

を電圧で表すと $\frac{E_i(\infty)-E_i(0)}{q} - \frac{2(E_i(\infty)-E_f)}{q} = 2\phi_F$ となる。



次にこのときに絶縁体に生じる電圧降下は、(反転層が無いので)空乏層から生じた電荷による電気力線のみで起こる。空乏層の厚さ l_{Dm} を求めよう。空乏層内での電

位の変化は、まずポアソンの方程式を使う。 $\frac{d^2\phi}{dx^2} = -\frac{\rho}{\epsilon_s}$ ここで ϵ_s は半導体の比誘電率。空乏層ではゲート下のドーピング濃度 N_A により $\rho = qN_A$ で、空乏層が終わった基板側では電界が 0 で有ることを考慮すると $\frac{d\phi}{dx} = \frac{qN_A}{\epsilon_s}(x-l_{Dm})$ と表せる。 $x=0$ で絶縁体-

半導体界面とした。 $x=l_{Dm}$ で $\phi=0$ として解くと、電位は $\phi = \frac{qN_A}{2\epsilon_s}(x-l_{Dm})^2$ となる。

全電位の変化が $2\phi_F$ なので、 $x=0$ のとき、 $2\phi_F = \frac{qN_A}{2\epsilon_s}l_{Dm}^2$ 。従ってしきい値での空

乏層幅は $l_{Dm} = \sqrt{\frac{4\phi_F\epsilon_s}{qN_A}}$ となる。さて、この空乏層幅分の電荷 $qN_A l_{Dm} = \sqrt{4\phi_F\epsilon_s qN_A}$

から出た電気力線が絶縁体中を通過する。したがって電圧降下は、 $\frac{qN_A l_{Dm} d}{\epsilon_{ox}} = \frac{d}{\epsilon_{ox}} \sqrt{4\phi_F\epsilon_s qN_A}$ になり、併せて $2\phi_F + \frac{d}{\epsilon_{ox}} \sqrt{4\phi_F\epsilon_s qN_A}$ が、理想フラットバンド状態のしきい値電圧である。

今までは基板の p 形 Si は、アースであるソースと同電位としてきた。ここで、例えば基板電圧だけが変動したときを考えよう。これは、アナログ CMOS 回路設計において、重要な概念である。バンドの曲がり分のしきい値変動分は、アースであるソースからしきい値をみるので考える必要がない。電子キャリア濃度は、フェルミレベルと伝導帯のポテンシャル差で決まり、考えるべきフェルミレベルは基板電圧と異なるソースと同じフェルミレベルになっているからである。しかし、空乏層厚は、変動するので、空乏層幅分の電荷によるしきい値変動は起こる。基板電圧 V_{bs} の効果で $qN_A l_{Dm} = \sqrt{2(2\phi_F + V_{bs})\epsilon_s qN_A}$ となり、しきい値は


$2\phi_F + \frac{d}{\epsilon_{ox}} \sqrt{2(2\phi_F + V_{bs})\epsilon_s qN_A}$ となる。

理想フラットバンド状態と実際


ここまでは電圧をかけない状態でフラットバンドになる理想状態を扱っていた。実際にはそのような理想状態はなかなか存在しない。まず、異なる材料を界面を合わせたとき、どのようなバンド図になるかは物質によって異なる。伝導帯から真空準位までの大きさを電子親和力と呼び、この大きさで決まる。そこで Si と SiO_2 の間のバンドの関係は一意に決まる。

実際には、材料の相性(?)や、どの手とつながるかでも変化し、非常に複雑であり、話し出すと終わらなくなり、一冊の本程度の量でもとまらない。化合物半導体ではバンド不連続とよばれ比較的よく調べられている。

しかし、ポテンシャルがまっすぐになるためには、フェルミ準位の位置が重要である。フェルミ準位がキャリア濃度によりことなるので、フェルミ準位と真空準位の差である仕事関数は、キャリア濃度に依存する。一方、金属側では、フェルミ面から真空準位までが仕事関数であり、これも物質固有である。したがってある金属を決めると、自動的に金属と SiO_2 のバンドの関係は決まる。ここで両方をつないだ時に、半導体側の電位もフラット、 SiO_2 の電位もフラット、金属もフラットならば、理想フラットバンド状態と呼ばれる状態になるが、金属の種類やキャリア濃度に依存しているので、通常なかなかそうならない。



pn 接合の時と同様、電圧を印加しない状態ではすべてのフェルミ準位は flat になる。通常は両界面でバンドの関係を保存するために、 SiO_2 は傾いた状況になり、 SiO_2 中の電界を発生するために半導体もバンドを曲げて、電荷を作る。この状態において、適当な電圧をかけると、理想状態と同じ半導体中および SiO_2 中の電位が flat な状況を作り出せる。この電圧を通常フラットバンド電圧と呼んでいる。結局、第9回の " V_T はエネルギーギャップより小さい程度" というのは、この理想状態からの必要電圧なので、フラットバンド電圧を勘定にいれると変わる。



ここで、フラットバンド電圧を見積もろう。Si の電子親和力は $4.05eV$ 、電気陰性度はエネルギーギャップを引けばよいので、 $5.17eV$ である。 1×10^{16} のキャリア濃度を持つ p 型を仮定すると、フェルミ準位は価電子帯底から $0.22eV$ の所にある。従って、真空準位からフェルミ準位のエネルギー差、すなわちこの半導体の仕事関数は、 $4.95eV$ となる。Al の仕事関数は $4.25eV$ である。フラットバンド状態になるには、半導体のフェルミ準位と仕事関数の差だけの電圧をかければよい。したがってフラットバンド電圧は $0.7V$ になる。

さて、第10回のチャンネル内の電荷を考えるときにしきい値電圧はチャンネル内では一定として解いた。しかしながらこの仮定は、正確さに欠ける。本来は、基板電圧を一定として、各々の位置での反転層の電位を考慮に入れてしきい値電圧を考えるべきである。

反転層での位置 z の電位を再び $V_c(z)$ とする。ここで、注意すべきは、各位置 z でのフェルミレベルは、この $V_c(z)$ と同じ位置変化をする。

もう少し正確に言えば、平衡状態で定義されるフェルミレベルは電流が流れている状態では定義できない。ここで考えているのは、電子の量をフェルミレベルの式の形で表しているというべきであり、正確には擬フェルミレベルと呼ぶべきである。

すると、いままで $2\phi_F$ であった必要なバンドの曲がり分が、 $2\phi_F + V_c(z)$ 必要となる。従って空乏層が厚くなり、空乏層からの電荷での絶縁層中の電位の低下も大きくなり、

$\frac{qN_A d}{\epsilon_{ox}} \sqrt{\frac{2(2\phi_F + V_c(z))\epsilon_s}{qN_A}} = \frac{d}{\epsilon_{ox}} \sqrt{2(2\phi_F + V_c(z))\epsilon_s qN_A}$ となる。そこでこの式に基づき、第10回でやったチャンネル内での電界による電流の式を解くとどうなるかを考えよう。フラットバンド電圧を V_{FB} とすると、

$V_T(z) = V_{FB} + 2\phi_F + V_c(z) + \frac{d}{\epsilon_{ox}} \sqrt{2(2\phi_F + V_c(z))\epsilon_s qN_A}$ となる。

電圧-電流の式を示すと $\frac{I_D d}{\mu W \epsilon_{ox}} = \frac{dV_c(z)}{dz} (V_G - V_T(z))$ となる。

(前回は $V_c(z)$ に場所のポテンシャル依存性をいれたが、今回は、 $V_T(z)$ の方に入ること)に注意)

この式を、 dz で 0 から L まで積分すると、
 $I_D = \frac{\mu W \epsilon_{ox}}{L d} \left\{ (V_G - V_{FB} - 2\phi_F - \frac{V_D}{2}) V_D - \frac{2d\sqrt{2\epsilon_s qN_A}}{3\epsilon_{ox}} [(2\phi_F + V_D)^{3/2} - (2\phi_F)^{3/2}] \right\}$

$3/2$ 乗の項と V_{FB} の項が余分に出てきた。 $V_D=0$ でのしきい値 V_{T0} を定義し、 $3/2$ 乗の項を 2 次の項までテイラー展開は

$(2\phi_F + V_D)^{3/2} \approx (2\phi_F)^{3/2} + \frac{3(2\phi_F)^{1/2}}{2} V_D + \frac{3(2\phi_F)^{-1/2}}{2 \times 2 \times 2!} V_D^2$ なので

$$I_D = \frac{\mu W \epsilon_{ox}}{Ld} (V_G - V_{FB} - 2\phi_F - \frac{V_D}{2}) V_D - \frac{2d\sqrt{2\epsilon_s q N_A}}{3\epsilon_{ox}} [\frac{3(2\phi_F)^{1/2}}{2} V_D + \frac{3(2\phi_F)^{-1/2}}{8} V_D^2]$$

$$= \frac{\mu W \epsilon_{ox}}{Ld} (V_G - V_{FB} - 2\phi_F - \frac{V_D}{2}) V_D - \frac{d\sqrt{4\phi_F \epsilon_s q N_A}}{\epsilon_{ox}} V_D - \frac{d\sqrt{\epsilon_s q N_A}}{4\epsilon_{ox} \sqrt{\phi_F}} V_D^2$$

$$= \frac{\mu W \epsilon_{ox}}{Ld} (V_G - V_{T0} - \frac{V_D}{2}) V_D - \frac{\epsilon_s d}{2\epsilon_{ox}} \sqrt{\frac{q N_A}{4\phi_F \epsilon_s}} V_D^2$$

$$= \frac{\mu W \epsilon_{ox}}{Ld} (V_G - V_{T0} - \frac{V_D}{2}) V_D - \frac{\epsilon_s d}{2\epsilon_{ox} l_{d0}} V_D^2$$

ここで、 $m=1+\frac{d\epsilon_s}{l_{d0}\epsilon_{ox}}$ を使うと

$$I_D = \frac{\mu W \epsilon_{ox}}{Ld} \{ (V_G - V_{T0}) V_D - \frac{m}{2} V_D^2 \}$$

となる。この m をボディ効果係数と呼び、通常 $l_{d0} = \sqrt{\frac{4\phi_F \epsilon_s}{q N_A}}$ 程度である。 m の表記に出てくる l_{d0} は $V_D=0$ での空乏層厚

ある。 $\frac{d\epsilon_s}{l_{d0}\epsilon_{ox}}$ は空乏層をコンデンサーとして見たときの容量 $C_{dm} = \frac{\epsilon S}{l_d}$ と単位面積あたりの酸化膜の容量 $C_{ox} = \frac{\epsilon_{ox}}{d}$ の比となる。

この m を使うと、ピンチオフ電圧 (I_D の極大点) は $V_D = \frac{V_G - V_{T0}}{m}$ になり、その時の飽



和電流は $\frac{\mu W \epsilon_{ox} (V_G - V_{T0})^2}{Ld \cdot 2m}$ となる。従って式は高々 m 倍変わっただけである。(この m は名前から判るが基板電圧によるしきい値電圧の変化と密接に関係している。例

えば基板感度と呼ばれる $\frac{dV_T}{dV_{bs}}$ の $V_{bs}=0$ 近傍での値は $\frac{C_{dm}}{C_{ox}} = m-1$ である。)

さて、金属は一種類では無い。Al の他にも学生実験の MOS の金属は Mo だし、また強くドーピングされた poly-Si が現在のプロセスでは広く使われている。金属により仕事関数は異なり (poly-Si では、ドーピングにより異なる)、それぞれ異なる V_T を与える。

エンハンスメント型とディプリージョン型

ここで、もし、 V_T を負 (pMOS においては正電圧) にできたらどうなるか? このとき、トランジスタはなにもしなくても電流が流れるようになる。このようなトランジスタはディプリージョン型と呼ばれ、回路の構成に自由度を与える。一方、通常の V_T が正 (pMOS においては負) のトランジスタはエンハンスメント型と呼ばれている。



このようなディプリージョン型の実現は、ゲートの金属を変えることでも行えるが、ゲートの直下のみの薄い層を n 型化して行うほうが、プロセスの負担が少なく、よく用いられる。このエンハンスメント型とディプリージョン型を組み合わせた ED 構成は CMOS の前の主流であった。さらにその前にはエンハンスメント型だけで構成された EE 構成時代があり、この回路は学生実験で作るはずである。


なお、しきい値を調整する為のチャンネルのキャリア濃度を変更するというのは良く行われており、チャンネルを所望の厚さにして、かつしきい値を合わせる為に、厚さ方向に分布を持った様々なドーピングプロファイルが用いられている。

しきい値の測定方法・蓄積の定義

さて、実際には V_T の測定にはどのような方法があるか。

トランジスタを作って測るのが実用面からは、はっきりしているが、次回述べるように、チャンネルが短くなるといろいろな要素が入ってくるので、純粋に MOS 構造 (MOS キャパシタとか MOS ダイオードと呼ばれる) だけで測定することがよく用いられる。

さて、ここで、ひとつだけ追加の定義をする。p 型半導体に電子を発生させるために、電圧をかけると、フラットバンド状態から空乏化し、反転することは説明した。フラットバンド状態から逆の方向に電圧をかけた場合の定義をしなかった。このとき、ゲートからの電気力線を末端できるのは、正孔であり、半導体・絶縁体界面位に正孔が溜まるようにバンドが曲がる。この状態を蓄積とよんでいる。




電圧+交流小信号電圧をダイオードに加え、交流信号の様子から、キャパシタンスを測定しよう。始め、フラットバンド電圧では、正孔のみが存在し、コンデンサは絶縁体のみでなる。フラットバンド電圧からしきい値電圧と逆の方向に電圧印加すると蓄積が起こるが、ほとんどの電荷は界面近傍に存在し、容量は絶縁体のみと同じである。次に、しきい値電圧に向けて電圧を加えていくと、空乏化が起こり、空乏化した領域もコンデンサとなるので、直列接続となり、容量は減る。空乏層の厚さは電圧印加により厚くなるので、電圧の増加に伴い容量は減る。

さらに電圧をかけるとしきい値に達し、反転状態となり、ゲート下に電子が生成される。ここからはもう空乏層は変化しない。したがってコンデンサの容量は変化しなくなる。

ここでの問題は、反転層の電子は発生/再結合によってできるが、発生/再結合に必要な時間が小信号の周波数が高いと十分にとれないことにある。即ち、周波数が高いと、反転状態の電子は追従できず、空乏層の幅が少し変化する。したがってコンデンサの容量は、最低のままである。(追従できないものの、反転電荷は DC 分により存在し続けるので、容量がこれより減ることはない。)

一方周波数が低く、十分な時間が取れば、反転電荷が追従し、コンデンサの容量は絶縁体のみになり、この場合容量は高くなる。



ここで 1MHz 程度でも十分に周波数が高いとみなされる。実際の MOSTr では、ドレイン/ソースから電子が流れこむので、発生/再結合を待つ必要はない。ドレイン/ソースがついた形で MOS ダイオードの C-V 特性を測ると、いつでもしきい値から容量は上がる。