

集積回路設計

4. CMOSインバータのスイッチング特性

一色 剛

工学院情報通信系

isshiki@ict.e.titech.ac.jp

4. CMOSインバータのスイッチング特性

■ MOSトランジスタの簡易スイッチングモデル

- 寄生容量
- RC等価回路、時定数

■ MOS直流特性に基づくスイッチング動作

- オン抵抗、飽和抵抗
- スイッチング遅延

■ CMOSインバータ消費電力

CMOSインバータの直流特性と スイッチング特性の違い

■ 直流動作 : V_{in}, V_{out} の時間的変化率がない場合

❖ 出力端子 V_{out} には定常的電流は流れない

$$I_{DSn} = -I_{DSP} \rightarrow I_{DSn} + I_{DSP} = 0$$



❖ スイッチング動作 : V_{in}, V_{out} の時間的変化率を考慮

❖ 出力端子 V_{out} に接続する容量 C_1, C_2 に過渡電流が流れる


$$I_{DSn} + I_{DSP} + I_{out} = 0 \rightarrow I_{out} = -(I_{DSn} + I_{DSP})$$

❖ $V_{out} \cdot V_{DD}$ 間の容量 (C_1) : pMOS寄生容量


❖ $V_{out} \cdot GND$ 間の容量 (C_2) : nMOS寄生容量




nMOSトランジスタ



pMOSトランジスタ




MOSトランジスタの寄生容量 (1)



- ❖ 拡散層領域は製造プロセスの過程で多少ゲート領域直下に入り込むため、ゲート・拡散層間容量 C_{GD}, C_{GS} も寄生容量として現れる
- ❖ C_{GD}, C_{GS} は C_{GB} に比べて十分小さいのでデジタル回路では無視できるとする

- MOSゲート容量 : $C_G \cong C_{GB} = C_{OX} \cdot W \cdot L$
 - ❖ C_{OX} : 単位面積当たりのMOSゲート容量

MOSトランジスタの寄生容量 (2)




- ❖ 拡散層と基板(バルク)はpn接合容量を形成
- ❖ 拡散層領域を立方体として近似し、拡散層の側面と底面に分けて容量値を計算

- MOS拡散層容量: $C_{DB}, C_{SB} = C_{depA} \cdot W \cdot P + C_{depS} \cdot (2W+2P)$
- ❖ C_{depA} : 拡散層底面の単位面積当たりのpn接合容量
- ❖ C_{depS} : 拡散層側面の単位長さ当たりのpn接合容量

pn接合容量（復習）

- ❖ φ_B : pn接合電位(拡散電位)
 - ❖ N_n, N_p : 不純物濃度
 - ❖ D_n, D_p : 空乏層の深さ
 - ❖ pn接合容量の電圧 : $V_C = V_j + \varphi_B$
- 空乏層の深さは電圧 V_j によって変化
- pn接合容量値はバイアス電圧 V_j によって変化する



pn接合容量 :



$$C_{dep} = \sqrt{\frac{q\epsilon N_p N_n}{2(N_p + N_n)}} \frac{1}{\sqrt{V_j + \varphi_B}}$$

零バイアス
($V_j = 0$ 時の)
pn接合容量

$$C_{dep0} = C_{dep} \Big|_{V_j=0} = \sqrt{\frac{q\epsilon N_p N_n}{2\varphi_B(N_p + N_n)}}$$

電圧依存の容量値
は解析が複雑なた
め、零バイアス時
の容量値(C_{dep0})を用
いる。

MOSトランジスタの寄生容量 (3)




❖ n型拡散層の不純物濃度(N_n)はp型バルクの不純物濃度(N_p)に比べ十分高い
 $\rightarrow \text{? } N_p \ll N_n$

$$C_{dep0} = \sqrt{\frac{q\epsilon N_p N_n}{2\varphi_B (N_p + N_n)}} \approx \sqrt{\frac{q\epsilon N_p}{2\varphi_B}}$$

- MOS拡散層容量 : $C_{DB}, C_{SB} = C_{depA} \cdot W \cdot P + C_{depS} \cdot (2W+2P)$
- ❖ $C_{depA} = C_{dep0}$
- ❖ $C_{depS} = C_{dep0} \cdot D$

複数の寄生容量値の融合




$$I_2 = C_2 \frac{dV_{out}}{dt}$$

$$I_1 = C_1 \frac{d(V_{DD} - V_{out})}{dt} = -C_1 \frac{dV_{out}}{dt}$$

$$I_{out} = I_2 - I_1 = (C_1 + C_2) \frac{dV_{out}}{dt}$$



CMOSインバータの出力負荷容量



- CMOSインバータの出力負荷容量 : $C_L = C_{DBn} + C_{DBp} + C_{Gn} + C_{Gp}$
 - ❖ C_{DBn}, C_{DBp} : インバータのnMOS/pMOSドレイン容量
 - ❖ C_{Gn}, C_{Gp} : インバータの出力端子に接続するnMOS/pMOSゲート容量

CMOSインバータのRC等価回路

- 基本動作 : 入力 V_{in} が瞬時に変化すると仮定(ステップ入力)
- 出力負荷容量の充放電動作をRC等価回路で近似解析する
 - ❖ プルダウン動作 : 変化前はnMOS[OFF], pMOS[ON]
 - ✧ $V_{in} : 0 \rightarrow V_{DD}$ (瞬時に変化 : nMOS[ON], pMOS[OFF])
 - ✧ $V_{out} : V_{DD} \rightarrow 0$ (RC回路による放電)
 - ❖ プルアップ動作 : 変化前はnMOS[ON], pMOS[OFF]
 - ✧ $V_{in} : V_{DD} \rightarrow 0$ (瞬時に変化 : nMOS[OFF], pMOS[ON])
 - ✧ $V_{out} : 0 \rightarrow V_{DD}$ (RC回路による充電)




RC等価回路のプルダウン動作

$$-I_{out}(t) = C_L \frac{dV_{out}(t)}{dt}$$

$$V_{out}(0) = V_{DD}$$

プルダウン動作

$$-I_{out} \quad V_{out}: V_{DD} \rightarrow 0$$




$$V_{out}(t) = I_{out}(t) \cdot R_n = -R_n C_L \frac{dV_{out}(t)}{dt}$$

$$\Rightarrow V_{out}(t) = V_{DD} \exp\left(-\frac{t}{R_n C_L}\right)$$

$$f(t) = A \cdot \exp(a \cdot t)$$

$$\frac{df(t)}{dt} = a \cdot f(t)$$

$$\ln = \log_e$$




$R_n C_L$: 時定数

RC等価回路のプルアップ動作

$$I_{out}(t) = C_L \frac{dV_{out}(t)}{dt}$$


$$V_{out}(0) = 0$$




$$V_{DD} - V_{out}(t) = I_{out}(t) \cdot R_p = R_p C_L \frac{dV_{out}(t)}{dt}$$

プルアップ動作

$$V_{out}(t) = V_{DD} - R_p C_L \frac{dV_{out}(t)}{dt}$$




$$V_{out}(t) = V_{DD} \left(1 - \exp \left(-\frac{t}{R_p C_L} \right) \right)$$




$R_p C_L$: 時定数

MOS直流特性に基づくスイッチング動作 (1)




- ❖ プルダウン動作 : 変化前はnMOS[OFF], pMOS[ON]
 - ✧ $V_{in} : 0 \rightarrow V_{DD}$ (瞬時に変化 : nMOS[ON], pMOS[OFF])
 - ✧ $V_{out} : V_{DD} \rightarrow 0$ (RC回路による放電)
- ❖ プルダウン動作時の動作領域 ($V_{GS} = V_{in} = V_{DD}$, $V_{DS} = V_{out}$)
 - ✧ $V_{out} : V_{DD} \rightarrow V_{DD} - V_{Tn}$ (飽和領域)
 - ✧ $V_{out} : V_{DD} - V_{Tn} \rightarrow 0$ (線形領域)

MOS直流特性に基づくスイッチング動作 (2)



❖ $V_{out} : V_{DD} \rightarrow V_{DD} - V_{Tn}$ (飽和領域)

$$I_{out} = -C_L \frac{dV_{out}}{dt} = \beta_n \frac{V_1^2}{2}$$



$$V_{out} = V_{DD} - \beta_n \frac{V_1^2}{2C_L} t$$

$V_{out} = V_{DD} - V_{Tn} = V_1$ となる時刻



$$t_s = \frac{2C_L V_{Tn}}{\beta_n V_1^2}$$

$V_{Tn} = 0.2V_{DD}$ の時

$$t_s = \frac{0.625C_L}{\beta_n V_{DD}}$$

MOS直流特性に基づくスイッチング動作 (3)

❖ $V_{out} : V_{DD} - V_{Tn} \rightarrow 0$ (線形領域)



$$I_{out} = \beta_n \left[(V_{DD} - V_{Tn})V_{out} - \frac{1}{2}V_{out}^2 \right]$$

$$V_1 = V_{DD} - V_{Tn} \text{ とおく}$$

$$I_{out} = -C_L \frac{dV_{out}}{dt} = \beta_n \left[V_1 V_{out} - \frac{1}{2}V_{out}^2 \right] = \beta_n \frac{V_{out}(2V_1 - V_{out})}{2}$$


$$\frac{dV_{out}}{dt} = -\beta_n \frac{V_{out}(2V_1 - V_{out})}{2C_L}$$

$$\frac{dt}{dV_{out}} = -\frac{C_L}{\beta_n} \frac{2}{V_{out}(2V_1 - V_{out})} = -\frac{C_L}{\beta_n V_1} \left(\frac{1}{V_{out}} + \frac{1}{2V_1 - V_{out}} \right)$$

MOS直流特性に基づくスイッチング動作 (4)


❖ $V_{out} : V_{DD} - V_{Tn} \rightarrow 0$ (線形領域)

$$\frac{dt}{dV_{out}} = -\frac{C_L}{\beta_n V_1} \left(\frac{1}{V_{out}} + \frac{1}{2V_1 - V_{out}} \right)$$



$$I_{out} = \beta_n \left[(V_{DD} - V_{Tn})V_{out} - \frac{1}{2}V_{out}^2 \right]$$

$$V_1 = V_{DD} - V_{Tn} \text{ とおく}$$




$t = t_s$ のとき $V_{out} = V_1$ なので

$$t = -\frac{C_L}{\beta_n V_1} \left(\ln V_{out} - \ln (2V_1 - V_{out}) \right) + t_s$$

$$t_s = \frac{2C_L V_{Tn}}{\beta_n V_1^2}$$

$$t = -\frac{C_L}{\beta_n V_1} \left(\ln \frac{V_{out}}{2V_1 - V_{out}} \right) + t_s$$



$$V_{out} = \frac{2V_1}{1 + \exp \left(\frac{\beta_n V_1}{C_L} (t - t_s) \right)}$$


MOS直流特性に基づくスイッチング動作 (5)

❖ $V_{out} : V_{DD} - V_{Tn} \rightarrow 0$ (線形領域)

$V_{out} = kV_{DD}$ となる時刻 t :

$$t = -\frac{C_L}{\beta_n V_1} \left(\ln \frac{kV_{DD}}{2V_1 - kV_{DD}} \right) + \frac{2C_L V_{Tn}}{\beta_n V_1^2}$$

$$= \frac{C_L}{\beta_n V_1} \left(\ln \left(\frac{2V_1}{kV_{DD}} - 1 \right) + \frac{2V_{Tn}}{V_1} \right)$$



($V_{Tn} = 0.2V_{DD}$ の時)

$$t_s = \frac{0.625C_L}{\beta_n V_{DD}}$$

$V_{out} = 0.5 V_{DD}$ の時刻 t :


$$t = \frac{C_L}{0.8\beta_n V_{DD}} \left(\ln \left(\frac{1.6}{0.5} - 1 \right) + \frac{0.4}{0.8} \right) = \frac{1.61C_L}{\beta_n V_{DD}}$$

$V_{out} = 0.1 V_{DD}$ の時刻 t :

$$t = \frac{C_L}{0.8\beta_n V_{DD}} \left(\ln \left(\frac{1.6}{0.1} - 1 \right) + \frac{0.4}{0.8} \right) = \frac{4.01C_L}{\beta_n V_{DD}}$$

MOSトランジスタのオン抵抗と飽和抵抗

❖ nMOSオン抵抗：線形領域の電流曲線の傾き



❖ nMOS飽和抵抗：飽和領域の電流曲線の傾き

The diagram shows the derivation of the nMOS saturation resistance. It starts with the drain current equation:

$$I_{DS} = \frac{\beta_n}{2} (V_{GS} - V_{Tn})^2$$

An arrow points from this equation to the saturation resistance formula:



$$R_{SATn} = \frac{2V_{DD}}{\beta_n (V_{DD} - V_{Tn})^2} = R_{ONn} \frac{2}{1 - V_{Tn} / V_{DD}}$$

Below this, another formula is given:

$$R_{SATp} = R_{ONp} \frac{2}{1 + V_{Tp} / V_{DD}}$$

MOSトランジスタのスイッチング遅延

- ❖ スイッチング遅延 t_p : V_{in} が $0.5V_{DD}$ になった時点から出力が $0.5V_{DD}$ になる時点までの時間差



- 実際にはステップ入力ではなく、出力同様に時間をかけて遷移する
- 遅延の近似 : 入力遷移時間の依存性を無視
 - ❖ プルダウン遅延 : $t_{pL} \doteq 0.75 R_{SATn} C_L$
 - ❖ プルアップ遅延 : $t_{pH} \doteq 0.75 R_{SATp} C_L$

CMOS回路の消費電力 (1)

❖ $V_{in} : V_{DD} \rightarrow 0$

✧ 出力負荷 C_L ($V_{out} : 0 \rightarrow V_{DD}$) が充電される

電源が供給するエネルギー

$$E_{in} = \int_0^{\infty} V_{DD} (-I_{DSp}) dt \quad -I_{DSp} = C_L \frac{dV_{out}}{dt}$$


$$E_{in} = C_L V_{DD} \int_0^{\infty} \frac{dV_{out}}{dt} dt = C_L V_{DD} \int_0^{V_{DD}} dV_{out} = C_L V_{DD}^2$$

C_L に蓄えられるエネルギー

$$E_C = \int_0^{\infty} V_{out} (-I_{DSp}) dt = C_L \int_0^{\infty} V_{out} \frac{dV_{out}}{dt} dt = C_L \int_0^{V_{DD}} V_{out} \cdot dV_{out} = \frac{C_L V_{DD}^2}{2}$$

pMOSが消費するエネルギー

$$E_p = \int_0^{\infty} (V_{DD} - V_{out})(-I_{DSp}) dt = E_{in} - E_C = \frac{C_L V_{DD}^2}{2}$$




CMOS回路の消費電力 (2)

❖ $V_{in} : 0 \rightarrow V_{DD}$

✧ 出力負荷 C_L ($V_{out} : 0 \rightarrow V_{DD}$) が放電される

nMOSが消費するエネルギー



$$E_n = \int_0^\infty V_{out} \cdot I_{DSn} dt = C_L \int_0^\infty V_{out} \cdot \left(-\frac{dV_{out}}{dt} \right) dt = -C_L \int_{V_{DD}}^0 V_{out} \cdot dV_{out} = \frac{C_L V_{DD}^2}{2}$$

消費電力(1秒当たりに消費される平均エネルギー)

$$P = E_{in} \cdot f = C_L V_{DD}^2 f \quad f : 1\text{秒当たりのスイッチング回数(周波数)}$$

消費電力削減方法:更なる微細化、回路構造の工夫

- 電源電圧 V_{DD} を低減: $5.0V \rightarrow 3.3V \rightarrow 2.5V \rightarrow 1.8V \rightarrow 1.2V$
- 負荷容量 C_L を低減: ゲート面積削減、配線距離削減
→ V_{DD} の低減やゲート面積削減は回路遅延増加を招く

まとめ

■ MOSトランジスタの簡易スイッチングモデル

- 寄生容量
- RC等価回路、時定数

■ MOS直流特性に基づくスイッチング動作

- オン抵抗、飽和抵抗
- スイッチング遅延 : $t_{pL} \doteq 0.75 R_{SATn} C_L$, $t_{pH} \doteq 0.75 R_{SATp} C_L$

■ CMOSインバータ消費電力

- 電源が供給するエネルギー : 負荷容量の充放電で消費
- 消費電力 : $P = C_L V_{DD}^2 f$