

デジタル電子回路

第3回

論理関数の実現に必要な基本論理回路

任意の論理関数は、 $\cdot$ 、 $+$ 、 $\neg$ を用いて書くことができる。
(AND回路、OR回路、NOT回路の組み合わせで実現できる。)

AND、OR、NOTすべて必要か？ $\rightarrow$ No!

ド・モルガンの法則より $\overline{A \cdot B} = \overline{A} + \overline{B}$

ANDとNOTがあれば、OR回路を実現できる。

$\rightarrow$ ANDとNOTですべての論理関数を実現できる。


同様に、 $\overline{\overline{A} + \overline{B}} = A \cdot B$ 従ってORとNOTだけでもOK。

- AND、OR、NOT
- AND、NOT
- OR、NOT
- NAND
- NOR

このような回路の組み合わせでOK
NAND、NORは1つですべての論理関数を表現できる。
(万能論理関数集合とも呼ぶ)

NAND

AND演算の後に否定をとったもの



論理式による表現

$$Y = \overline{A \cdot B} \quad (Y = A \wedge B \quad Y = A \cdot B \quad Y = A | B)$$


真理値表

A	B	AND	NAND
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

$$f(A, A) = \overline{A \cdot A} = \overline{A} \quad (\text{NOT})$$




$$\overline{(A \cdot B) \cdot (A \cdot B)} = \overline{A \cdot B} = A \cdot B \quad (\text{AND})$$



NOR

OR演算の後に否定をとったもの



論理式による表現

$$Y = \overline{A + B} \quad (Y = \overline{A \vee B} \quad Y = A + B)$$


真理値表

A	B	OR	NOR
0	0	0	1
0	1	1	0
1	0	1	0
1	1	1	0

$$f(A, A) = \overline{A + A} = \overline{A} \quad (\text{NOT})$$



$$\overline{(A + B) + (A + B)} = \overline{A + B} = A + B \quad (\text{OR})$$



NANDとNORでNOTを表現

すでにやったように



以下のような場合でもNOTを出力する。

NAND

A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0

NOR

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

NANDによる表現

NAND $\overline{A \cdot B}$ の形にする。
 $\overline{A \cdot A} = \overline{A}$
 $A \cdot B = \overline{\overline{A \cdot B}} = \overline{(\overline{A \cdot B}) \cdot (\overline{A \cdot B})}$

$$\begin{aligned} f(A, B, C) &= (A + B) \cdot (B + C) \\ &= \overline{\overline{(A + B) \cdot (B + C)}} \\ &= \overline{(\overline{A + B}) \cdot (\overline{B + C})} = \overline{(\overline{A \cdot B}) \cdot (\overline{B \cdot C})} \\ &= \overline{(\overline{A \cdot B}) \cdot (\overline{B \cdot C}) \cdot (\overline{A \cdot B}) \cdot (\overline{B \cdot C})} \end{aligned}$$

$$= \overline{((\overline{A \cdot B}) \cdot (\overline{B \cdot C})) \cdot ((\overline{B \cdot C}) \cdot (\overline{A \cdot B})) \cdot ((\overline{A \cdot B}) \cdot (\overline{B \cdot C})) \cdot ((\overline{B \cdot C}) \cdot (\overline{A \cdot B}))}$$


...と強引にやってもよいが... 分配則をつかうと...

$$f(A, B, C) = (A + B) \cdot (B + C)$$

$$= B + A \cdot C = \overline{\overline{B + A \cdot C}}$$

$$= \overline{\overline{B} \cdot (\overline{A \cdot C})} = \overline{(\overline{B \cdot B}) \cdot (\overline{A \cdot C})}$$

と簡単になる。



真理値表で確かめてみよう。

$$f(A,B,C) = (A+B) \cdot (B+C) = \overline{(B \cdot B)} \cdot \overline{(A \cdot C)}$$

A	B	C	A+B	B+C	f(A,B,C)	B·B	A·C	$\overline{(B \cdot B)} \cdot \overline{(A \cdot C)}$
0	0	0	0	0	0	1	1	0
0	0	1	0	1	0	1	1	0
0	1	0	1	1	1	0	1	1
0	1	1	1	1	1	0	1	1
1	0	0	1	0	0	1	1	0
1	0	1	1	1	1	1	0	1
1	1	0	1	1	0	0	1	1
1	1	1	1	1	1	0	0	1

AND, OR, NOTゲートより構成される論理回路の解析

出力から順次各論理ゲートの出力状態を入力で表していく。(すでにやっている)

<例>

$$f = f_1 + f_2$$

$$f_1 = f_3 + f_4$$


$$f_2 = f_5 + f_6$$

$$f_3 = A$$

$$f_4 = \bar{B}$$

$$f_5 = \bar{A}$$

$$f_6 = B$$




$$f = A \cdot \bar{B} + \bar{A} \cdot B$$

A	B	f(A,B)
0	0	0
0	1	1
1	0	1
1	1	0

NAND、NORゲートより構成される論理回路の解析

NAND、NORで構成される場合も同様であるが・・・多少見通しが悪い。



$$f = \overline{(A \cdot \bar{A} \cdot B)} \cdot \overline{(\bar{A} \cdot B \cdot B)}$$

$$= \overline{(\bar{A} + (A \cdot B))} \cdot \overline{((A \cdot B) + \bar{B})}$$

$$= \overline{A \cdot B} + A \cdot B = \bar{A} + B + \bar{A} + B$$

$$= \overline{(A+B)} \cdot \overline{(\bar{A} + \bar{B})} = (A+B) \cdot (A+B)$$

$$= A \cdot \bar{A} + A \cdot \bar{B} + \bar{A} \cdot B + B \cdot \bar{B}$$


$$= A \cdot \bar{B} + \bar{A} \cdot B$$

A	B	f(A,B)
0	0	0
0	1	1
1	0	1
1	1	0


AND, OR, NOTによる表現に変換

NAND、NORゲートの等価変換

NAND $\bar{A} \cdot \bar{B} = \bar{A} + \bar{B}$ (AとBの否定をとってからOR演算)




(a) NAND




(b) 否定入力 of OR

NOR $\bar{A} + \bar{B} = \overline{A \cdot B}$ (AとBの否定をとってからAND演算)




(a) NOR




(b) 否定入力 of AND

NANDゲート構成からAND、OR、NOT構成への変換



論理関数の確認




変形した上図から論理関数を求めてみると・・・

$$f = A \cdot (\bar{A} + \bar{B}) + B \cdot (\bar{A} + \bar{B})$$

$$= A \cdot \bar{A} + A \cdot \bar{B} + \bar{A} \cdot B + B \cdot \bar{B}$$


$$= A \cdot \bar{B} + \bar{A} \cdot B$$

NANDゲート構成からAND、OR、NOT構成への変換(一般論)




NANDゲート構成からAND、OR、NOT構成への変換(一般論)


打ち消すべき否定が片方しかない場合の例




NANDゲート構成からAND、OR、NOT構成への変換例




NANDゲート構成からAND、OR、NOT構成への変換例




NORゲート構成からAND、OR、NOT構成への変換例



NORゲート構成からAND、OR、NOT構成への変換例




NORゲート構成からAND、OR、NOT構成への変換例



$$f = \overline{(\overline{A+B})} + A + \overline{(\overline{A+B})} + B$$

<問題>
これらの図から論理関数を
それぞれ求めて、一致すること
を示せ。




$$f = ((\overline{A} \cdot \overline{B}) + A) \cdot ((\overline{A} \cdot \overline{B}) + B)$$

奇数段目がAND、偶数段目がORになる

AND, OR, NOT積和形からNAND構成への変換

AND、OR、NOTで実現した積和形の回路


- (i) 出力から数えて各段に番号をつける。
- (ii) 奇数段の論理ゲートの入力側と偶数段の論理ゲートの出力側に否定記号 (○) をつけ、両端に○がある場合はそのまま、片側のみの場合はNOTを挿入する。
- (iii) 否定入力側の論理ゲート (OR) をNANDに書き換える。
- (iv) 必要ならNOTもNANDで表現する。



AND, OR, NOT積和形からNAND構成への変換



AND、OR、NOTで実現した積和形の回路

- (i) 出力から数えて各段に番号をつける。
- (ii) 奇数段の論理ゲートの入力側と偶数段の論理ゲートの出力側に否定記号 (○) をつけ、両端に○がある場合はそのまま、片側のみの場合はNOTを挿入する。
- (iii) **否定入力側の論理ゲート (OR) をNANDに書き換える。**
- (iv) 必要ならNOTもNANDで表現する。





例題

前にやった以下の回路をNAND構成に戻してみよう。



NAND構成への変換プロセス



組み合わせ論理回路の例

半加算器: 1ビットの2進数を2つ加算し、和と桁上がりを出力


真値表

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


S: 和 (Sum)、C: 桁上がり (Carry)

$$S = \overline{A} \cdot B + A \cdot \overline{B} \quad \text{実は XOR}$$


$$C = A \cdot B \quad \text{桁上がりは AND}$$



半加算器(NAND構成)



NANDで構成すると・・・



半加算器(NAND構成)


$$S = \overline{A \cdot B} + A \cdot B = \overline{(A \cdot B) \cdot (A \cdot B)}$$

$$= \overline{(A \cdot B + B \cdot B) \cdot (A \cdot B + A \cdot A)}$$

$$= \overline{(A + B) \cdot B} \cdot \overline{(A + B) \cdot A}$$

$$= \overline{(A \cdot B \cdot B) \cdot (A \cdot A \cdot B)}$$

と変形すれば、以下でもよい。



全加算器

1ビット分をみると・・・3入力2出力の組み合わせ論理回路


真理値表

A _i	B _i	C _{i-1}	S _i	C _i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = \overline{A_i} \cdot \overline{B_i} \cdot C_{i-1} + \overline{A_i} \cdot B_i \cdot \overline{C_{i-1}} + A_i \cdot \overline{B_i} \cdot \overline{C_{i-1}} + A_i \cdot B_i \cdot C_{i-1}$$

$$C_i = \overline{A_i} \cdot B_i \cdot C_{i-1} + A_i \cdot \overline{B_i} \cdot C_{i-1} + A_i \cdot B_i \cdot \overline{C_{i-1}} + A_i \cdot B_i \cdot C_{i-1}$$

全加算器

A = (011)₂ B = (101)₂
として足し算をやってみよう。1ビット目
1+1=10なので、S₁=0, C₁=12ビット目
1+0=1なのでS₂=1, C₂=0
1ビット目からの繰り上がり
とS₂を足して S₂=0, C₂=1
よって2ビット目の桁上がりは
C₂=13ビット目
0+1=1なのでS₃=1, C₃=0
2ビット目からの繰り上がり
とS₃を足して S₃=0, C₃=1
よって3ビット目の桁上がりは
C₃=1

$$(011)_2 + (101)_2 = 3 + 5 = 8 = (1000)_2$$

全加算器

$$S_i = \overline{A_i} \cdot \overline{B_i} \cdot C_{i-1} + \overline{A_i} \cdot B_i \cdot \overline{C_{i-1}} + A_i \cdot \overline{B_i} \cdot \overline{C_{i-1}} + A_i \cdot B_i \cdot C_{i-1}$$

$$C_i = A_i \cdot B_i \cdot C_{i-1} + A_i \cdot \overline{B_i} \cdot C_{i-1} + A_i \cdot B_i \cdot \overline{C_{i-1}} + A_i \cdot B_i \cdot C_{i-1}$$

カルノー図を書く

A _i B _i	C _{i-1}	00	01	11	10
0			1		1
1		1		1	

S_iは簡単化できない


A _i B _i	C _{i-1}	00	01	11	10
0				1	
1		1		1	1

$$C_i = A_i \cdot B_i + B_i \cdot C_{i-1} + C_{i-1} \cdot A_i$$

全加算器

$$S_i = \overline{A_i} \cdot \overline{B_i} \cdot C_{i-1} + \overline{A_i} \cdot B_i \cdot \overline{C_{i-1}} + A_i \cdot \overline{B_i} \cdot \overline{C_{i-1}} + A_i \cdot B_i \cdot C_{i-1}$$


$$C_i = A_i \cdot B_i + B_i \cdot C_{i-1} + C_{i-1} \cdot A_i$$



デコーダとエンコーダ

デコーダ(e.g. SN74145)
2進数 → 10進数、16進数など


エンコーダ
10進数 → 2進数
(2進化10進符号)




デコーダとエンコーダ

デコーダ(e.g. SN74145)
2進数 → 10進数、16進数など


エンコーダ
10進数 → 2進数
(2進化10進符号)



マルチプレクサとデマルチプレクサ



マルチプレクサとデマルチプレクサ




複数個のデータを1本の伝送路で送る。

cf. 通信方式でのTDMA、FDMA等

プログラマブル・ロジック・デバイス(PLD)

PAL(Programmable Array Logic):
ANDアレイが書き換え可能で、ORアレイが固定のもの。
ロジックの書き込みには微細なヒューズを用いる(書き込み一回きり)



GAL(Generic Array Logic):

ANDアレイが書き換え可能、ORアレイが固定で、ORアレイの出力をANDアレイに入力できるもの。
ロジックの書き込みにはEEPROMを用いる(再書き込み可能)

FPGA (Field Programmable Gate Array)

ロジックゲート、論理ブロックなどが多数配置された集積回路が市販されており、ユーザがプログラムして、独自の論理回路を実現できる。

- ・少量から所望の論理回路ICが実現できる。
- ・パソコンでプログラムして、短時間で論理回路ICが実現できる。
- ・変更が容易。
- ・カスタマイズが容易。

- ×ある程度の無駄が生じる。
- ×大量生産されたASICにはコストで劣る。
- ×フルカスタムの高性能LSIには性能で劣る。

しかし最近では、高速化、高集積化、低消費電力化、低コスト化へ

最近では液晶TV等の製品にも使用されているらしい。

主要メーカー: アルテラ(ALTERA)、ザイリックス(XILINX)、その他多数